Ինտեգրված միացում IC չիպեր մեկ տեղում գնել EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP
Ապրանքի հատկանիշներ
| ՏԻՊ | ՆԿԱՐԱԳՐՈՒԹՅՈՒՆ |
| Կարգավիճակ | Ինտեգրված սխեմաներ (IC) Ներդրված CPLD-ներ (Բարդ ծրագրավորվող տրամաբանական սարքեր) |
| Մֆր | Intel |
| Սերիա | MAX® II |
| Փաթեթ | Սկուտեղ |
| Ստանդարտ փաթեթ | 90 |
| Ապրանքի կարգավիճակը | Ակտիվ |
| Ծրագրավորվող տեսակ | System Programmable-ում |
| Հետաձգման ժամանակ tpd (1) Max | 4.7 ns |
| Լարման մատակարարում – Ներքին | 2.5V, 3.3V |
| Տրամաբանական տարրերի/բլոկների քանակը | 240 |
| Մակրոբջիջների քանակը | 192 |
| I/O-ի քանակը | 80 |
| Գործառնական ջերմաստիճան | 0°C ~ 85°C (TJ) |
| Մոնտաժման տեսակը | Մակերեւութային լեռ |
| Փաթեթ / պատյան | 100-TQFP |
| Մատակարարի սարքի փաթեթ | 100-TQFP (14×14) |
| Հիմնական արտադրանքի համարը | EPM240 |
Արժեքը եղել է 3D փաթեթավորված չիպերի հիմնական խնդիրներից մեկը, և Foveros-ը կլինի առաջին անգամ, երբ Intel-ը դրանք կարտադրի մեծ ծավալով՝ իր առաջատար փաթեթավորման տեխնոլոգիայի շնորհիվ:Intel-ը, սակայն, ասում է, որ 3D Foveros փաթեթներում արտադրված չիպերը չափազանց գներով մրցունակ են ստանդարտ չիպերի դիզայնի հետ, և որոշ դեպքերում կարող են նույնիսկ ավելի էժան լինել:
Intel-ը նախագծել է Foveros չիպը, որպեսզի լինի հնարավորինս ցածր գնով և դեռևս բավարարի ընկերության հայտարարված կատարողական նպատակներին. այն Meteor Lake փաթեթի ամենաէժան չիպն է:Intel-ը դեռ չի կիսել Foveros-ի փոխկապակցման / բազային սալիկի արագությունը, բայց ասել է, որ բաղադրիչները կարող են աշխատել մի քանի ԳՀց հաճախականությամբ պասիվ կոնֆիգուրացիայով (հայտարարություն, որը ենթադրում է միջանկյալ շերտի ակտիվ տարբերակի առկայություն Intel-ն արդեն մշակում է: )Այսպիսով, Foveros-ը դիզայներից չի պահանջում փոխզիջման գնալ թողունակության կամ հետաձգման սահմանափակումների հարցում:
Intel-ը նաև ակնկալում է, որ դիզայնը լավ մասշտաբ կունենա և՛ կատարողականի, և՛ գնի առումով, ինչը նշանակում է, որ այն կարող է առաջարկել մասնագիտացված ձևավորումներ շուկայի այլ հատվածների համար կամ բարձր արդյունավետության տարբերակի տարբերակներ:
Մեկ տրանզիստորի համար առաջադեմ հանգույցների արժեքը երկրաչափականորեն աճում է, քանի որ սիլիկոնային չիպերի գործընթացները մոտենում են իրենց սահմաններին:Իսկ նոր IP մոդուլների (օրինակ՝ I/O ինտերֆեյսների) նախագծումը փոքր հանգույցների համար չի ապահովում ներդրումների մեծ վերադարձ:Հետևաբար, ոչ կրիտիկական սալիկների/չիպլետների վերօգտագործումը «բավականաչափ լավ» գոյություն ունեցող հանգույցների վրա կարող է խնայել ժամանակ, ծախսեր և զարգացման ռեսուրսներ, էլ չասած թեստավորման գործընթացը պարզեցնելու մասին:
Մեկ չիպերի համար Intel-ը պետք է հաջորդաբար փորձարկի տարբեր չիպերի տարրեր, ինչպիսիք են հիշողությունը կամ PCIe միջերեսները, ինչը կարող է ժամանակատար գործընթաց լինել:Ի հակադրություն, չիպեր արտադրողները կարող են նաև միաժամանակ փորձարկել փոքր չիպերը՝ ժամանակ խնայելու համար:Կափարիչները նաև առավելություն ունեն հատուկ TDP միջակայքերի համար չիպերի նախագծման հարցում, քանի որ դիզայներները կարող են հարմարեցնել տարբեր փոքր չիպերը՝ իրենց դիզայնի կարիքներին համապատասխան:
Այս կետերի մեծ մասը ծանոթ է թվում, և դրանք բոլորն էլ նույն գործոններն են, որոնք հանգեցրել են AMD-ին չիպսեթի ուղին 2017 թվականին: AMD-ն առաջինը չէր, որ օգտագործեց չիպսեթների վրա հիմնված դիզայն, բայց այն առաջին խոշոր արտադրողն էր, որն օգտագործեց այս դիզայնի փիլիսոփայությունը: ժամանակակից չիպերի զանգվածային արտադրություն, ինչին Intel-ը կարծես թե մի փոքր ուշ է եկել:Այնուամենայնիվ, Intel-ի առաջարկած 3D փաթեթավորման տեխնոլոգիան շատ ավելի բարդ է, քան AMD-ի օրգանական միջանկյալ շերտի վրա հիմնված դիզայնը, որն ունի և՛ առավելություններ, և՛ թերություններ:
Տարբերությունն ի վերջո կարտացոլվի պատրաստի չիպերի վրա, ընդ որում Intel-ն ասում է, որ Meteor Lake-ի նոր 3D կուտակված չիպը ակնկալվում է, որ հասանելի կլինի 2023 թվականին, իսկ Arrow Lake-ը և Lunar Lake-ը՝ 2024 թվականին:
Intel-ը նաև նշել է, որ Ponte Vecchio գերհամակարգչային չիպը, որը կունենա ավելի քան 100 միլիարդ տրանզիստոր, ակնկալվում է, որ կլինի Ավրորայի՝ աշխարհի ամենաարագ սուպերհամակարգչի հիմքում։
