(Նոր և օրիգինալ) Առկա է 3S200A-4FTG256C IC Chip XC3S200A-4FTG256C

Ապրանքի հատկանիշներ

 Դաշտային ծրագրավորվող դարպասների զանգված

 Ադաշտային ծրագրավորվող դարպասների զանգված(FPGA) էինտեգրված միացումնախագծված է պատվիրատուի կամ դիզայների կողմից արտադրությունից հետո կազմաձևվելու համար. հետևաբար՝ տերմինըդաշտային ծրագրավորվող.FPGA-ի կոնֆիգուրացիան սովորաբար նշվում է օգտագործելով aապարատային նկարագրության լեզուն(HDL), որը նման է անկիրառական ինտեգրալ միացում(ASIC):Շղթայի դիագրամներնախկինում օգտագործվում էին կոնֆիգուրացիան հստակեցնելու համար, բայց դա ավելի ու ավելի հազվադեպ է տեղի ունենում՝ կապված դրա հայտնվելու հետէլեկտրոնային դիզայնի ավտոմատացումգործիքներ.

FPGA-ները պարունակում են զանգվածծրագրավորվող տրամաբանական բլոկներև վերակազմավորվող փոխկապակցման հիերարխիա, որը թույլ է տալիս բլոկներին միացնել լարերը:Տրամաբանական բլոկները կարող են կազմաձևվել բարդ կատարման համարհամակցված գործառույթներ, կամ վարվել այնքան պարզտրամաբանական դարպասներնմանԵՎևXOR.FPGA-ների մեծ մասում տրամաբանական բլոկները նույնպես ներառում ենհիշողության տարրեր, որը կարող է պարզ լինելհողաթափկամ հիշողության ավելի ամբողջական բլոկներ:^[1]Շատ FPGA-ներ կարող են վերածրագրավորվել՝ տարբեր իրականացնելու համարտրամաբանական գործառույթներ, թույլ տալով ճկունվերակազմավորվող հաշվարկինչպես կատարվել էհամակարգչային ծրագրեր.

FPGA-ները ուշագրավ դեր ունեններկառուցված համակարգզարգացումը՝ կապված նրանց ունակության հետ՝ սկսելու համակարգային ծրագրային ապահովման մշակումը սարքաշարի հետ միաժամանակ, հնարավորություն տալ համակարգի աշխատանքի սիմուլյացիաներ մշակման շատ վաղ փուլում և թույլ տալ համակարգի տարբեր փորձարկումներ և դիզայնի կրկնություններ՝ նախքան համակարգի ճարտարապետությունը վերջնական տեսքի բերելը:^[2]

Պատմություն[խմբագրել]

FPGA արդյունաբերությունը բողբոջեցծրագրավորվող միայն կարդալու հիշողություն(PROM) ևծրագրավորվող տրամաբանական սարքեր(PLDs):PROM-ները և PLD-ները երկուսն էլ ունեին խմբաքանակով ծրագրավորվելու հնարավորություն՝ գործարանում կամ դաշտում (դաշտային ծրագրավորվող):^[3]

Ալտերահիմնադրվել է 1983 թվականին և 1984 թվականին մատակարարել է արդյունաբերության առաջին վերածրագրավորվող տրամաբանական սարքը՝ EP300, որը փաթեթում պարունակում էր քվարցային պատուհան, որը թույլ էր տալիս օգտատերերին ուլտրամանուշակագույն լամպով շողալ ուլտրամանուշակագույն լամպի վրա՝ ջնջելու համար:EPROMբջիջներ, որոնք պահում էին սարքի կոնֆիգուրացիան:^[4]

Xilinxարտադրվել է առաջին առևտրային առումով կենսունակ դաշտային ծրագրավորվողըդարպասների զանգված1985 թվականին^[3]- XC2064:^[5]XC2064-ն ուներ ծրագրավորվող դարպասներ և ծրագրավորվող փոխկապակցումներ դարպասների միջև՝ նոր տեխնոլոգիայի և շուկայի սկիզբ:^[6]XC2064-ն ուներ 64 կարգավորելի տրամաբանական բլոկ (CLB), երկու երեք մուտքովորոնման աղյուսակներ(LUTs):^[7]

1987 թԾովային մակերեսային պատերազմի կենտրոնֆինանսավորել է Սթիվ Կասսելմանի առաջարկած փորձը՝ մշակելու համակարգիչ, որը կներդնի 600,000 վերածրագրավորվող դարպասներ:Կասելմանը հաջողակ էր, և համակարգի հետ կապված արտոնագիր տրվեց 1992 թվականին։^[3]

Altera-ն և Xilinx-ը շարունակեցին անառարկելի և արագ աճեցին 1985-ից մինչև 1990-ականների կեսերը, երբ մրցակիցները բողբոջեցին՝ քայքայելով իրենց շուկայական մասնաբաժնի զգալի մասը:Մինչև 1993 թվականը, Actel-ը (այժմՄիկրոսեմի) սպասարկում էր շուկայի մոտ 18 տոկոսը։^[6]

1990-ականները FPGA-ների արագ աճի ժամանակաշրջան էին, ինչպես միացումների բարդության, այնպես էլ արտադրության ծավալների առումով:1990-ականների սկզբին FPGA-ները հիմնականում օգտագործվում էինհեռահաղորդակցությունևցանցային կապ.Տասնամյակի վերջում FPGA-ները հայտնվեցին սպառողական, ավտոմոբիլային և արդյունաբերական ծրագրերում:^[8]

2013 թվականին Altera-ն (31 տոկոս), Actel-ը (10 տոկոս) և Xilinx-ը (36 տոկոս) միասին կազմում էին FPGA-ի շուկայի մոտավորապես 77 տոկոսը:^[9]

Microsoft-ի նման ընկերությունները սկսել են օգտագործել FPGA-ները՝ արագացնելու բարձր կատարողականությամբ, հաշվողական ինտենսիվ համակարգերը (օրինակ՝տվյալների կենտրոններորոնք գործում են իրենցBing որոնման համակարգ), շնորհիվկատարումը մեկ վտառավելություն FPGA-ները մատուցում են:^[10]Microsoft-ը սկսեց օգտագործել FPGA-ները՝արագացնելBing-ը 2014-ին և 2018-ին սկսեց FPGA-ների տեղակայումը տվյալների կենտրոնների այլ բեռների վրա իրենց համար:Լազուր ամպային հաշվարկհարթակ.^[11]

Հետևյալ ժամանակացույցերը ցույց են տալիս առաջընթացը FPGA-ի նախագծման տարբեր ասպեկտներում.

Դարպասներ

• 1987. 9000 դարպասներ, Xilinx^[6]
• 1992թ.՝ 600,000, ռազմածովային մակերևութային պատերազմի վարչություն^[3]
• 2000-ականների սկիզբ՝ միլիոններ^[8]
• 2013. 50 միլիոն, Xilinx^[12]

Շուկայի չափը

• 1985. Առաջին գովազդային FPGA՝ Xilinx XC2064^[5][6]
• 1987թ.՝ 14 միլիոն դոլար^[6]
• գ.1993. > 385 միլիոն դոլար^{[6][ձախողված ստուգում]}
• 2005թ.՝ 1,9 միլիարդ դոլար^[13]
• 2010 թվականի գնահատականները՝ 2,75 միլիարդ դոլար^[13]
• 2013թ.՝ 5,4 միլիարդ դոլար^[14]
• 2020 թվականի գնահատականը՝ 9,8 միլիարդ դոլար^[14]

Դիզայնը սկսվում է

Ադիզայնի սկիզբնոր հարմարեցված ձևավորում է FPGA-ում ներդրման համար:

• 2005թ.՝ 80000^[15]
• 2008թ.՝ 90000^[16]

Դիզայն[խմբագրել]

Ժամանակակից FPGA-ները մեծ ռեսուրսներ ունենտրամաբանական դարպասներև RAM բլոկներ՝ բարդ թվային հաշվարկներ իրականացնելու համար:Քանի որ FPGA-ի նախագծերը օգտագործում են շատ արագ I/O արագություններ և երկկողմանի տվյալներավտոբուսներ, մարտահրավեր է դառնում վավեր տվյալների ճիշտ ժամանակի ստուգումը տեղադրման և պահման ժամանակի ընթացքում:

Հատակի պլանավորումհնարավորություն է տալիս ռեսուրսների բաշխումը FPGA-ներում՝ բավարարելու այս ժամանակային սահմանափակումները:FPGA-ները կարող են օգտագործվել ցանկացած տրամաբանական ֆունկցիա իրականացնելու համար, որը aASICկարող է կատարել:Առաքումից հետո ֆունկցիոնալությունը թարմացնելու ունակություն,մասնակի վերակազմավորումդիզայնի մի մասը^[17]և ցածր, ոչ կրկնվող ինժեներական ծախսերը՝ համեմատած ASIC դիզայնի հետ (չնայած ընդհանուր միավորի ավելի բարձր արժեքին), առավելություններ են տալիս բազմաթիվ ծրագրերի համար:^[1]

Որոշ FPGA-ներ, բացի թվային գործառույթներից, ունեն անալոգային առանձնահատկություններ:Ամենատարածված անալոգային հատկությունը ծրագրավորվող էսպանության տոկոսադրույքըյուրաքանչյուր ելքային կապում, ինչը ճարտարագետին թույլ է տալիս ցածր դրույքաչափեր սահմանել թեթև բեռնված կապումներով, որոնք այլ կերպ կգործենմատանիկամզույգանընդունելի է, և ավելի բարձր դրույքաչափեր սահմանել բարձր արագությամբ ալիքների խիստ բեռնված կապումներով, որոնք հակառակ դեպքում չափազանց դանդաղ կաշխատեն:^[18][19]Նաև տարածված են քվարց-բյուրեղյա տատանիչներ, չիպի վրա դիմադրության-հզորության տատանումներ ևփուլային կողպված օղակներներկառուցվածովլարման կառավարվող oscilatorsօգտագործվում է ժամացույցի ստեղծման և կառավարման, ինչպես նաև արագ սերիալիզատոր-դեսերիալիզատորի (SERDES) փոխանցման ժամացույցների և ստացողի ժամացույցի վերականգնման համար:Բավականին տարածված են դիֆերենցիալներըհամեմատողներմիացման համար նախատեսված մուտքային կապումդիֆերենցիալ ազդանշանալիքներ.Մի քանի "խառը ազդանշանFPGA-ներն ունեն ինտեգրված ծայրամասայինանալոգային թվային փոխարկիչներ(ADCs) ևթվային-անալոգային փոխարկիչներ(DAC-ներ) անալոգային ազդանշանի կոնդիցիոներների բլոկներով, որոնք թույլ են տալիս նրանց գործել որպես ահամակարգ-չիպի ​​վրա(SoC):^[20]Նման սարքերը լղոզում են FPGA-ի միջև սահմանը, որն իր ներքին ծրագրավորվող փոխկապակցման գործվածքի վրա կրում է թվային և զրոներ, ևդաշտային ծրագրավորվող անալոգային զանգված(FPAA), որն իր ներքին ծրագրավորվող փոխկապակցման գործվածքի վրա կրում է անալոգային արժեքներ:

Տրամաբանական բլոկներ[խմբագրել]

Հիմնական հոդված.Տրամաբանական բլոկ

Տրամաբանական բջիջի պարզեցված օրինակի օրինակ (LUT –Փնտրման աղյուսակ, ՖԱ –Լրիվ ավելացնող, DFF –D- տիպի ֆլիպ-ֆլոպ)

Ամենատարածված FPGA ճարտարապետությունը բաղկացած է զանգվածիցտրամաբանական բլոկներ(կոչվում են կարգավորելի տրամաբանական բլոկներ, CLB կամ տրամաբանական զանգվածի բլոկներ, LAB-ներ՝ կախված վաճառողից),I/O բարձիկներ, և երթուղային ալիքներ:^[1]Ընդհանուր առմամբ, բոլոր երթուղային ալիքներն ունեն նույն լայնությունը (լարերի քանակը):Մի քանի I/O բարձիկներ կարող են տեղավորվել զանգվածի մեկ տողի բարձրության կամ մեկ սյունակի լայնության մեջ:

«Կիրառական սխեման պետք է քարտեզագրվի FPGA-ի մեջ՝ համապատասխան ռեսուրսներով:Թեև պահանջվող CLB/LAB-ների և I/O-ների քանակը հեշտությամբ որոշվում է դիզայնից, անհրաժեշտ երթուղիների թիվը կարող է զգալիորեն տարբերվել նույնիսկ նույն քանակությամբ տրամաբանությամբ նախագծման մեջ:(Օրինակ՝ ախաչաձև անջատիչպահանջում է շատ ավելի երթուղի, քան aսիստոլիկ զանգվածնույն դարպասի հաշվարկով:Քանի որ չօգտագործված երթուղային ուղիները մեծացնում են մասի արժեքը (և նվազեցնում կատարողականությունը)՝ առանց որևէ օգուտ ապահովելու, FPGA արտադրողները փորձում են ապահովել բավականաչափ հետքեր, որպեսզի դիզայնի մեծ մասը համապատասխանիորոնման աղյուսակներ(LUTs) և I/O-ները կարող են լինելուղղորդված.Սա որոշվում է այնպիսի գնահատականներով, ինչպիսիք են ստացվածներըՎարձավճարի կանոնկամ գոյություն ունեցող նմուշների փորձարկումներով»:^[21]2018 թվականի դրությամբցանցը չիպի վրաՄշակվում են երթուղիների և փոխկապակցման ճարտարապետություններ:^{[անհրաժեշտ է մեջբերում]}

Ընդհանուր առմամբ, տրամաբանական բլոկը բաղկացած է մի քանի տրամաբանական բջիջներից (կոչվում են ALM, LE, slice և այլն):Տիպիկ բջիջը բաղկացած է 4 մուտքային LUT-ից, ալրիվ ավելացնող(ՖԱ) և աD- տիպի ֆլիպ-ֆլոպ.Դրանք կարող են բաժանվել երկու 3 մուտքային LUT-ների:Մեջնորմալ ռեժիմդրանք միավորվում են 4 մուտքային LUT-ի մեջ առաջինի միջոցովմուլտիպլեքսոր(մաքս):Մեջթվաբանությունռեժիմ, դրանց ելքերը սնվում են ավելացնողին:Ռեժիմի ընտրությունը ծրագրավորված է երկրորդ մաքսի մեջ:Արդյունքը կարող է լինել կամհամաժամանակյակամասինխրոն, կախված երրորդ mux-ի ծրագրավորումից։Գործնականում ամբողջ կամ դրա մասերն ենպահվում են որպես գործառույթներLUT-ների մեջ՝ փրկելու համարտարածություն.^[22][23][24]

Կոշտ բլոկներ[խմբագրել]

Ժամանակակից FPGA ընտանիքները ընդլայնում են վերը նշված հնարավորությունները՝ ներառելով ավելի բարձր մակարդակի ֆունկցիոնալությունը՝ ամրագրված սիլիցիումով:Այս ընդհանուր գործառույթների ներդրումը շղթայում նվազեցնում է պահանջվող տարածքը և այդ գործառույթներին տալիս է ավելի մեծ արագություն՝ համեմատած դրանք տրամաբանական պարզունակներից կառուցելու հետ:Դրանց օրինակները ներառում ենբազմապատկիչներ, ընդհանուրDSP բլոկներ,ներկառուցված պրոցեսորներ, բարձր արագությամբ I/O տրամաբանություն և ներդրվածհիշողություններ.

Բարձրակարգ FPGA-ները կարող են պարունակել բարձր արագությունբազմագիգաբիթ հաղորդիչներևկոշտ IP միջուկներինչպիսիք ենպրոցեսորային միջուկներ,Ethernet միջին մուտքի կառավարման միավորներ,PCI/PCI Expressկարգավորիչներ և արտաքին հիշողության կարգավորիչներ:Այս միջուկները գոյություն ունեն ծրագրավորվող գործվածքի կողքին, բայց դրանք կառուցված ենտրանզիստորներLUT-ների փոխարեն, որպեսզի նրանք ունենան ASIC մակարդակկատարումըևէլեկտրաէներգիայի սպառումառանց գործվածքների զգալի քանակությամբ ռեսուրսների սպառման՝ գործվածքի ավելի մեծ մասը ազատ թողնելով կիրառական հատուկ տրամաբանության համար:Բազմագիգաբիթ հաղորդիչները նաև պարունակում են բարձր արդյունավետության անալոգային մուտքային և ելքային սխեմաներ, ինչպես նաև գերարագ սերիալիզատորներ և ապասերիալիզատորներ, բաղադրիչներ, որոնք չեն կարող կառուցվել LUT-ից:Բարձր մակարդակի ֆիզիկական շերտի (PHY) ֆունկցիոնալությունը, ինչպիսիք ենտողերի կոդավորումկարող է կամ չի կարող իրականացվել սերիալիզատորների և ապասերիալիզատորների կողքին կոշտ տրամաբանության մեջ՝ կախված FPGA-ից: