Logic & Flip Flops-SN74LVC74APWR
Ապրանքի հատկանիշներ
|
Փաստաթղթեր և լրատվամիջոցներ
ՌԵՍՈՒՐՍԻ ՏԵՍԱԿԸ | ՀՂՈՒՄ |
Տվյալների թերթիկներ | SN54LVC74A, SN74LVC74A |
Առաջարկվող արտադրանք | Անալոգային լուծումներ |
PCN փաթեթավորում | Reel 10/հուլիս/2018 |
HTML տվյալների թերթիկ | SN54LVC74A, SN74LVC74A |
EDA մոդելներ | SN74LVC74APWR SnapEDA-ի կողմից |
Բնապահպանական և արտահանման դասակարգումներ
ՀԱՏՈՒԿ | ՆԿԱՐԱԳՐՈՒԹՅՈՒՆ |
RoHS կարգավիճակը | ROHS3-ի համապատասխան |
Խոնավության զգայունության մակարդակ (MSL) | 1 (Անսահմանափակ) |
REACH կարգավիճակը | ՀԱՍՆԵԼ Չազդված |
ECCN | EAR99 |
HTSUS | 8542.39.0001 |
Flip-Flop և Latch
Flip-FlopևՍողնակսովորական թվային էլեկտրոնային սարքեր են երկու կայուն վիճակներով, որոնք կարող են օգտագործվել տեղեկատվություն պահելու համար, և մեկ ֆլիպֆլոպը կամ սողնակը կարող է պահել 1 բիթ տեղեկատվություն:
Flip-Flop (կրճատվում է որպես FF), որը նաև հայտնի է որպես bistable gate, հայտնի է նաև որպես bistable flip-flop, թվային տրամաբանական միացում է, որը կարող է գործել երկու վիճակում։Flip-flop-ները մնում են իրենց վիճակում, քանի դեռ չեն ստանում մուտքային իմպուլս, որը նաև հայտնի է որպես ձգան:Երբ մուտքային զարկերակ է ստացվում, ֆլիպ-ֆլոպի ելքը փոխում է վիճակը՝ համաձայն կանոնների և այնուհետև մնում է այդ վիճակում, մինչև մեկ այլ ձգան չստացվի:
Սողնակը, որը զգայուն է իմպուլսի մակարդակի նկատմամբ, փոխում է վիճակը ժամացույցի իմպուլսի մակարդակի տակ, սողնակը մակարդակով գործարկվող պահեստային միավոր է, և տվյալների պահպանման գործողությունը կախված է մուտքային ազդանշանի մակարդակի արժեքից, միայն այն դեպքում, երբ սողնակը գտնվում է միացնել վիճակը, ելքը կփոխվի տվյալների մուտքագրմամբ:Սողնակը տարբերվում է flip-flop-ից, այն սողնակային տվյալներ չէ, ելքի ազդանշանը փոխվում է մուտքային ազդանշանի հետ, ճիշտ այնպես, ինչպես բուֆերի միջով անցնող ազդանշանը;երբ սողնակային ազդանշանը գործում է որպես սողնակ, տվյալները արգելափակվում են, և մուտքային ազդանշանը չի աշխատում:Սողնակը կոչվում է նաև թափանցիկ սողնակ, ինչը նշանակում է, որ ելքը թափանցիկ է մուտքի համար, երբ այն փակված չէ:
Սողնակի և ֆլիպ-ֆլոպի միջև տարբերությունը
Latch-ը և flip-flop-ը երկուական պահեստային սարքեր են՝ հիշողության ֆունկցիայով, որոնք հիմնական սարքերից են՝ տարբեր ժամանակային տրամաբանական սխեմաներ կազմելու համար:Տարբերությունն այն է. սողնակը կապված է իր բոլոր մուտքային ազդանշանների հետ, երբ մուտքային ազդանշանը փոխում է սողնակը փոխվում է, ժամացույցի տերմինալ չկա;Flip-flop-ը կառավարվում է ժամացույցի միջոցով, միայն այն դեպքում, երբ ժամացույցը գործարկվում է ընթացիկ մուտքագրման նմուշառման համար, ելքը գեներացնելու համար:Իհարկե, քանի որ և՛ սողնակը, և՛ ֆլիպ-ֆլոպը ժամանակային տրամաբանություն են, ելքը ոչ միայն կապված է ընթացիկ մուտքի հետ, այլև կապված է նախորդ ելքի հետ:
1. սողնակը գործարկվում է մակարդակով, ոչ թե համաժամանակյա կառավարմամբ:DFF-ն գործարկվում է ժամացույցի եզրին և համաժամանակյա կառավարման միջոցով:
2, սողնակը զգայուն է մուտքային մակարդակի նկատմամբ և ազդում է էլեկտրահաղորդման հետաձգման հետևանքով, ուստի դժվար է ապահովել, որ ելքը չի առաջացնում փորվածքներ;DFF-ն ավելի քիչ հավանական է, որ առաջացնի փորվածքներ:
3, Եթե դուք օգտագործում եք դարպասի սխեմաներ սողնակ և DFF կառուցելու համար, ապա սողնակը սպառում է դարպասի ավելի քիչ ռեսուրսներ, քան DFF-ը, որը սողնակների համար ավելի լավ տեղ է, քան DFF-ը:Հետևաբար, ASIC-ում սողնակ օգտագործելու ինտեգրումն ավելի բարձր է, քան DFF-ը, բայց հակառակը ճիշտ է FPGA-ում, քանի որ FPGA-ում չկա ստանդարտ սողնակ, այլ կա DFF միավոր, և LATCH-ին անհրաժեշտ է մեկից ավելի LE, որպեսզի իրագործվի:սողնակը գործարկվում է մակարդակով, որը համարժեք է միացման վերջն ունենալուն, իսկ ակտիվացումից հետո (միացման մակարդակի պահին) համարժեք է մետաղալարին, որը փոխվում է, երբ ելքը տատանվում է ելքի հետ:Չմիացված վիճակում պետք է պահպանել սկզբնական ազդանշանը, որը կարելի է տեսնել և ֆլիպֆլոպ տարբերությունը, փաստորեն, շատ անգամ սողնակը չի փոխարինում ff-ին:
4, սողնակը կդառնա չափազանց բարդ ստատիկ ժամանակի վերլուծություն:
5, ներկայումս սողնակն օգտագործվում է միայն շատ բարձրակարգ միացումներում, ինչպիսին է Intel-ի P4 պրոցեսորը:FPGA-ն ունի սողնակային միավոր, ռեգիստրի միավորը կարող է կազմաձևվել որպես սողնակային միավոր, xilinx v2p ձեռնարկում կկազմաձևվի որպես ռեգիստր/սողնակ միավոր, հավելվածը xilinx կես կտոր կառուցվածքի դիագրամ է:FPGA-ների այլ մոդելներ և արտադրողներ չեն գնացել ստուգելու:-- Անձամբ ես կարծում եմ, որ xilinx-ը կարող է ուղղակիորեն համապատասխանեցնել altera-ին, կարող է ավելի մեծ դժվարություն առաջացնել մի քանի LE-ի համար, սակայն, ոչ xilinx սարքի յուրաքանչյուր հատվածը կարող է այդպես կազմաձևվել, altera-ի միակ DDR ինտերֆեյսն ունի հատուկ սողնակային միավոր, ընդհանուր առմամբ միայն սողնակի նախագծման մեջ կօգտագործվի գերարագ միացում:altera-ի LE-ն սողնակային կառույց չէ, և ստուգեք sp3-ը և sp2e-ն, և այլևս չստուգելու համար, ձեռնարկում ասվում է, որ այս կազմաձևումն ապահովված է:altera-ի մասին wangdian արտահայտությունը ճիշտ է, altera-ի ff-ը չի կարող կարգավորվել սողնակով, այն օգտագործում է որոնման աղյուսակ՝ սողնակն իրականացնելու համար:
Դիզայնի ընդհանուր կանոնն է՝ խուսափել սողնակներից շատ նմուշներում:դա թույլ կտա ձեզ նախագծել ժամանակի ավարտը, և դա շատ թաքնված է, ոչ վետերանները չեն կարող գտնել:սողնակը ամենամեծ վտանգը փորվածքները չզտելն է:Սա չափազանց վտանգավոր է շրջանի հաջորդ մակարդակի համար:Հետևաբար, քանի դեռ կարող եք օգտագործել D flip-flop տեղը, մի օգտագործեք սողնակ: