(Էլեկտրոնային բաղադրիչներ) 5V927PGGI8

Կարճ նկարագրություն:

Ապրանքի մանրամասն

Ապրանքի պիտակներ

Ապրանքի հատկանիշներ

ՏԻՊ	ՆԿԱՐԱԳՐՈՒԹՅՈՒՆ
Կարգավիճակ	Ինտեգրված սխեմաներ (IC) Ժամացույց/ժամացույց Ժամացույցի գեներատորներ, PLL-ներ, հաճախականության սինթեզատորներ
Մֆր	Renesas Electronics America Inc
Սերիա	-
Փաթեթ	Կասետային և կոճ (TR)
Ապրանքի կարգավիճակը	Հնացած
Տիպ	Ժամացույցի գեներատոր
PLL	Այո շրջանցմամբ
Մուտքագրում	LVTTL, բյուրեղյա
Արդյունք	LVTTL
Շղթաների քանակը	1
Հարաբերակցություն - Մուտք: Արդյունք	2։4
Դիֆերենցիալ - Մուտք: Ելք	Ոչ ոչ
Հաճախականություն - առավելագույնը	160 ՄՀց
Բաժանարար/Բազմապատկիչ	Այո Ոչ
Լարման - Մատակարարում	3V ~ 3.6V
Գործառնական ջերմաստիճան	-40°C ~ 85°C
Մոնտաժման տեսակը	Մակերեւութային լեռ
Փաթեթ / պատյան	16-TSSOP (0,173 դյույմ, 4,40 մմ լայնություն)
Մատակարարի սարքի փաթեթ	16-ԾՍՕՊ
Հիմնական արտադրանքի համարը	IDT5V927

Փաստաթղթեր և լրատվամիջոցներ

ՌԵՍՈՒՐՍԻ ՏԵՍԱԿԸ	ՀՂՈՒՄ
Տվյալների թերթիկներ	IDT5V927
PCN-ի հնացում/ EOL	Revision 23/Dec/2013 Բազմաթիվ սարքեր 28/Հոկտեմբեր/2013
HTML տվյալների թերթիկ	IDT5V927

Բնապահպանական և արտահանման դասակարգումներ

ՀԱՏՈՒԿ	ՆԿԱՐԱԳՐՈՒԹՅՈՒՆ
Խոնավության զգայունության մակարդակ (MSL)	1 (Անսահմանափակ)
REACH կարգավիճակը	ՀԱՍՆԵԼ Չազդված
ECCN	EAR99
HTSUS	8542.39.0001

Լրացուցիչ ռեսուրսներ

ՀԱՏՈՒԿ	ՆԿԱՐԱԳՐՈՒԹՅՈՒՆ
Այլ Անուններ	5V927PGGI8
Ստանդարտ փաթեթ	4000

Ապրանքի մանրամասերը
24-ԲԻԹ ԹՎԱՅԻՆ ԱԶԱՆԳԻ ՊՐՈՑԵՍՈՐ

Motorola DSP56307-ը, որը DSP56300 ծրագրավորվող թվային ազդանշանի պրոցեսորների (DSP) ընտանիքի անդամ է, աջակցում է անլար ենթակառուցվածքի հավելվածներին ընդհանուր ֆիլտրման գործառնություններով:Չիպային ընդլայնված ֆիլտրի համապրոցեսորը (EFCOP) մշակում է ֆիլտրի ալգորիթմները հիմնական աշխատանքին զուգահեռ՝ դրանով իսկ բարձրացնելով DSP-ի ընդհանուր կատարողականությունը և արդյունավետությունը:Ընտանիքի մյուս անդամների նման, DSP56307-ն օգտագործում է բարձր արդյունավետություն, մեկ ժամացույցի ցիկլով մեկ հրահանգի շարժիչ (կոդը համատեղելի է Motorolas-ի հանրաճանաչ DSP56000 հիմնական ընտանիքի հետ), բարելի փոխարկիչ, 24-բիթանոց հասցեավորում, հրահանգների քեշ և ուղղակի հիշողության հասանելիության կարգավորիչ, ինչպես նկար 1-ում: DSP56307-ն առաջարկում է կատարում 100 միլիոն հրահանգներով (MIPS) վայրկյանում, օգտագործելով ներքին 100 ՄՀց ժամացույց՝ 2,5 վոլտ միջուկով և անկախ 3,3 վոլտ մուտքային/ելքային հզորությամբ:

Ընդհանուր ակնարկ
Օգտագործելով երկրորդ սերնդի ASMBL (Advanced Silicon Modular Block) սյունակի վրա հիմնված ճարտարապետությունը, XC5VLX330T-3FFG1738I-ը պարունակում է հինգ տարբեր հարթակներ (ենթաընտանիքներ), որոնք ամենաշատն են առաջարկում FPGA ընտանիքի կողմից:Յուրաքանչյուր հարթակ պարունակում է առանձնահատկությունների տարբեր հարաբերակցություն՝ առաջադեմ տրամաբանական ձևավորումների լայն տեսականի լուծելու համար:Ի լրումն ամենաառաջադեմ, բարձր արդյունավետությամբ տրամաբանական գործվածքի, XC5VLX330T-3FFG1738I FPGA-ները պարունակում են բազմաթիվ կոշտ IP համակարգի մակարդակի բլոկներ, ներառյալ հզոր 36 Կբիթանոց բլոկ RAM/FIFO-ներ, երկրորդ սերնդի 25 x 18 DSP հատվածներ, Ընտրել IO տեխնոլոգիա՝ ներկառուցված: թվային կառավարվող դիմադրության մեջ, Chip Sync-ի աղբյուր-սինխրոն ինտերֆեյսի բլոկները, համակարգի մոնիտորների ֆունկցիոնալությունը,

ՀԱՏԿՈՒԹՅՈՒՆՆԵՐ
Բարձրորակ DSP56300 Core
● 100 միլիոն հրահանգներ վայրկյանում (MIPS) 100 ՄՀց ժամացույցով 2,5 Վ միջուկով և 3,3 VI/O լարմամբ
● Օբյեկտի կոդը, որը համատեղելի է DSP56000 միջուկի հետ
● Բարձր զուգահեռ հրահանգների հավաքածու
● Տվյալների թվաբանական տրամաբանական միավոր (ALU)
- Լիովին խողովակաշարով 24 x 24-բիթանոց զուգահեռ բազմապատկիչ-կուտակիչ
- 56-բիթանոց զուգահեռ բարելի փոխարկիչ (արագ տեղաշարժ և նորմալացում; բիթ հոսքի առաջացում և վերլուծություն)
- Պայմանական ALU հրահանգներ
- 24-բիթանոց կամ 16-բիթանոց թվաբանական աջակցություն ծրագրային հսկողության ներքո
● Ծրագրի կառավարման միավոր (PCU)
- Դիրքորոշման անկախ ծածկագրի (PIC) աջակցություն
- DSP հավելվածների համար օպտիմիզացված հասցեագրման ռեժիմներ (ներառյալ անհապաղ օֆսեթները)
- Չիպի հրահանգների քեշի վերահսկիչ
- Չիպային հիշողության ընդլայնվող սարքաշար
- Ներդրված ապարատային DO հանգույցներ
- Արագ ավտոմատ վերադարձի ընդհատումներ
● Ուղղակի հիշողության հասանելիություն (DMA)
- Վեց DMA ալիքներ, որոնք աջակցում են ներքին և արտաքին մուտքերին
- Մեկ, երկու և եռաչափ փոխանցումներ (ներառյալ շրջանաձև բուֆերավորում)
- Բլոկի ավարտի փոխանցման ընդհատումներ
- Գործարկում է ընդհատման գծերից և բոլոր ծայրամասային սարքերից
● փուլային հանգույց (PLL)
- Թույլ է տալիս փոխել ցածր էներգիայի բաժանման գործակիցը (DF) առանց կողպեքի կորստի
- Ելքային ժամացույց՝ թեքության վերացումով
● Սարքավորումների վրիպազերծման աջակցություն
- On-Chip Emulation (On CE) մոդուլ
- Համատեղ փորձարկման գործողությունների խումբ (JTAG) փորձնական մուտքի միացք (TAP)
- Հասցեի հետքի ռեժիմը արտացոլում է ծրագրի ներքին RAM մուտքերը արտաքին պորտում